CMOS數(shù)字集成電路單晶硅

移動外圍設(shè)備

TC358762XBG芯片將流解串為并行流。 并行輸出總線可以是DPI或DBI總線。 DPI或DBI總線的使用是相互排斥的。

DSI主機(jī)通過DSI的通用長寫分組控制/配置TC358762XBG芯片。 

主機(jī)通過發(fā)送DSI數(shù)據(jù)包到TC358762XBG控制（命令）外圍顯示設(shè)備。

TC358762XBG通過DBI主機(jī)，SPI主機(jī)或DBI-C主機(jī)接口，I / F，塊將命令路由到外圍設(shè)備。

TC358762XBG支持DCS和通用命令。 通過這些接口輸出的命令旨在用于外圍顯示設(shè)備解釋和執(zhí)行; TC358762XBG不解釋它們，除了本文檔中明確提到的一些DCS命令。

TC358762XBG支持雙向DSI鏈路。 主機(jī)通過DSI的通用讀（2參數(shù)）包讀取TC358762XBG的寄存器。

主機(jī)也可以通過發(fā)出讀命令訪問連接到TC358762XBG的外圍顯示設(shè)備的狀態(tài)寄存器。 

讀取的數(shù)據(jù)通過數(shù)據(jù)通道0中的DSI的反向低功率包返回到主機(jī)。

取決于所選的輸出I / F端口; TC358762XBG可配置為與各種外圍顯示設(shè)備一起工作。

特性：

●標(biāo)準(zhǔn)跟隨：

MIPI DSI版本1.01，2008年2月

MIPI D-PHY版本0.9，2007年10月

MIPI DPI版本2.0，2005年9月

MIPI DBI-2版本2.00，2005年11月

MIPI DCS命令版本1.02，2008年12月

●DSI接收器

雙數(shù)據(jù)通道DSI鏈路，雙向支持?jǐn)?shù)據(jù)通道0

最大速度為800 Mbps /通道

視頻輸入數(shù)據(jù)格式：RGB-565，RGB-666和RGB-888

視頻輸入幀率：WXGA（1366×768）最高可達(dá)60 fps

支持多種DSI報(bào)文類型

為DSI主機(jī)/發(fā)射器提供控制TC358762XBG及其所附顯示設(shè)備的路徑

●DPI主機(jī)

總線速度高達(dá)75 MHz突發(fā)速率，數(shù)據(jù)速率高達(dá)216 Mbytes / s

支持以下像素格式：

- RGB666每像素18位

- RGB666松散打包18位每像素

- RGB565每像素16位

- RGB565松散打包16位每像素

- RGB888每像素24位

利用東芝Magic Square算法，RGB666 18位或16位LCD面板可以產(chǎn)生與RGB888 24位LCD面板相當(dāng)?shù)娘@示，具有高達(dá)1600萬種顏色

可編程輸出極性

支持幀大小1366×768 60 fps

●DBI主機(jī)

從外部DBI從設(shè)備讀取/寫入數(shù)據(jù)/命令

支持DCS命令，符合MIPI DBI-B標(biāo)準(zhǔn)

支持使用8位或16位命令的Intel 80xx CPU I / F

可編程輸出數(shù)據(jù)格式和總線寬度

- 8位總線，RGB 565（2個(gè)周期/像素）

- 8位總線，RGB 666（3個(gè)周期/像素）

- 8位總線，RGB 888（3個(gè)周期/像素）

- 9位總線，RGB 666（2個(gè)周期/像素）

- 16位總線，RGB 565（1個(gè)周期/像素）

- 16位總線，RGB 666（3周期/ 2像素）note1

- 16位總線，RGB 888（3周期/ 2像素）note1

- 18位總線，RGB 666（1個(gè)周期/像素）

- 24位總線，RGB 888（1個(gè)周期/像素）

支持高達(dá)864×480 60 fps（或1280×720 30 fps）

●SPI主器件

4針SPI主機(jī)I / F，CSX [1：0]，CLK，DI和DO

支持兩個(gè)SPI從器件

數(shù)據(jù)速率高達(dá)10 Mbps

此端口的主要用途是配置DPI從站顯示設(shè)備

半雙工數(shù)據(jù)傳輸支持

●DBI-C主機(jī)

3針DBI-C主機(jī)I / F，CSX，SCL和SDA

具有SPI I / F的共享引腳，在給定時(shí)間只能有一個(gè)引腳

數(shù)據(jù)速率高達(dá)10 Mbps

可編程讀延遲

●I2C兼容接口從端口

數(shù)據(jù)速率高達(dá)400 kHz

外部I2C主機(jī)可以通過此端口訪問TC358762XBG內(nèi)部寄存器

支持地址自動遞增

TC358762XBG從站端口地址為“0001011”

在I2C從機(jī)周期期間，DSI主機(jī)不得向TC358762XBG發(fā)送任何新的DSI數(shù)據(jù)包。

●1024×24雙端口視頻緩沖區(qū)用于緩沖從DSI鏈路接收的視頻數(shù)據(jù)。

●系統(tǒng)操作

通過DSI鏈路通過通用寫長數(shù)據(jù)包進(jìn)行寄存器編程。

注冊通過DSI鏈接讀取通用讀取，2個(gè)參數(shù)包。

寫入WCMQUE和RCMDQUE寄存器使主機(jī)能夠配置和控制外圍顯示設(shè)備

DCS命令被路由到外圍顯示設(shè)備進(jìn)行解釋

收到set_tear_on命令后提供撕除效果觸發(fā)消息

●時(shí)鐘源：

外部參考時(shí)鐘：推薦6 - 40 MHz

可編程PLL用于調(diào)整輸出視頻時(shí)鐘：

- 在具有DSI鏈路突發(fā)數(shù)據(jù)的DPI輸出模式下，將輸出時(shí)鐘調(diào)整為所需的像素時(shí)鐘頻率，以確保視頻緩沖區(qū)溢出/下溢流不會丟失視頻。

- 在DBI輸出模式下，將輸出時(shí)鐘頻率調(diào)整得足夠快，以防止視頻緩沖器過流。

●電源

MIPI D-PHY：1.2V

I / O：1.8V - 3.3V（所有IO引腳必須具有相同的功率電平）

核心：1.2V

●功耗

睡眠狀態(tài)

- PLL關(guān)閉模式 - 睡眠模式（DSI-CLK停止切換）

IOs：0.05μW

CORE：23μW

D-PHY：3 mW

PLL：關(guān)閉（PLL電源 - 0V）

- PLL開啟模式 - 睡眠模式（DSI-CLK進(jìn)入U(xiǎn)LPS狀態(tài)，REFCLK翻轉(zhuǎn)）

IOs：0.15μW

CORE：23μW

D-PHY：9μW

PLL：28μW

正常操作：

- PLLOFF模式（480×864 @ 60fps，DSI-CLK：400MHz - 2個(gè)數(shù)據(jù)通道）

18 mW

PLLON模式（480×864 @ 60fps，DSI-CLK：400 MHz，PLLCLK：50.28MHz，PCLK = PLL / 2）

19 mW

●封裝

BGA 64引腳

5.0mm×5.0mm×1mm

0.5mm球距